花费 42 ms
实验二 8位加法器设计

一、实验目的 熟悉利用QuartusⅡ的图形编辑输入法设计简单组合电路,掌握层次化设计方法,并通过8位全加器的设计,进一步熟悉利用EDA软件进行数字系统设计的流程。 二、实验仪器与器材 计 ...

Sun Jul 07 03:19:00 CST 2013 0 21604
硬件工程师在笔试中容易遇到的题目

名企硬件工程师面试考题大全 一、模拟电路 1、基尔霍夫定理的内容是什么?(仕兰微电子) 2、平板电容公式(C=εS/4πkd)。(未知) 3、最基本的如三极管曲线特性。(未知) 4、描述反馈 ...

Sat Feb 02 01:44:00 CST 2013 1 20156
关于三段式状态机(VHDL)的写法心得和问题

三段式状态机,看着很繁琐,但是用起来条理清晰,自己总结一下 第一段:状态改变 这里需要特别注意的是,第5行,状态变化的时候,必须要使用时钟沿,上升或下降,不能在两个沿都变化,虽然这样仿真正确,但是 ...

Sun May 19 18:05:00 CST 2013 0 10593
实验七 状态机设计ADC0809采样控制电路

一、实验目的 学习用状态机实现A/D转换器ADC0809的采样控制电路。 二、实验内容 利用QuartusⅡ实现A/D转换器ADC0809的采样控制电路状态机设计;给出仿真波形。最后进行引脚锁定 ...

Sun Jul 07 03:45:00 CST 2013 0 9393
VHDL基础 学习笔记

最近一直忙着学校里的活动,所以没怎么更新,上周活动忙完了,正好也借着数电实验的机会,重新学习一下VHDL的编程。以下是转自360doc的教程: ——————————————————————————— ...

Thu Oct 24 19:24:00 CST 2013 0 6511
三、VHDL语言基础

正文: 1 VHDL简介 VHDL的全称为VHSIC硬件描述语言(VHSIC Hardware Description Language),VHSIC: Very High Speed Integ ...

Wed Jun 24 07:15:00 CST 2020 0 1168
VHDL学习札记:library and Package

开发环境:VHDL, Leon3, Quartus 应用场合:在VHDL设计文件中,常见到如下代码出现在首段,作为类似头文件的作用(例如Verilog中的include),本文阐述的是这段语句如何在 ...

Sat Nov 17 01:05:00 CST 2012 0 6503
实验五 含有控制信号的计数器VHDL设计

一、实验目的 学习计数器的设计、仿真和硬件测试,进一步熟悉VHDL设计技术。 二、实验仪器与器材 计算机1台,GW48-PK2S实验箱1台,QuartusⅡ6.0 1套。 三、实验 1. 基 ...

Sun Jul 07 03:37:00 CST 2013 0 5738
quartus II 自动生成testbench

如果自己不想写这些testbench 的这些固定格式,可以在quartus 里自动生成testbench 文件的模板,然后往里面写信号就行了 步骤:processing->st ...

Wed Dec 02 05:58:00 CST 2015 0 3699

 
粤ICP备18138465号  © 2018-2025 CODEPRJ.COM